LCMXO256C-3TN100C MachXO Field Programmable Gate Array (FPGA) IC 78 256 100-LQFP Il est également possible de télécharger des fichiers sur des périphériques qui ne peuvent pas être téléchargés par les appareils mobiles.
Le type | Définition |
Catégorie | Circuits intégrés (CI) |
Incorporé | |
FPGA (Field Programmable Gate Array) est un ensemble de données qui est utilisé pour les opérations de programmation. | |
Mfr | La société Lattice Semiconductor |
Série | MachXO |
Emballage | Plateau |
Nombre de LAB/CLB | 32 |
Nombre d'éléments logiques/cellules | 256 |
Nombre d'entrées/sorties | 78 |
Voltage - alimentation | 1.71V ~ 3,465V |
Type de montage | Monture de surface |
Température de fonctionnement | 0°C à 85°C (TJ) |
Emballage / boîtier | 100 LQFP |
Paquet de dispositifs fournis par le fournisseur | Le nombre d'heures d'essai est le suivant: |
Numéro du produit de base | LCMXO256 |
Caractéristiques duLCMXO256C à 3TN100C
• Non volatil, reconfigurable à l'infini
• Activation instantanée ∙ se déclenche en quelques microsecondes
• Une seule puce, aucune mémoire de configuration externe n'est requise
• Excellente sécurité de conception, aucun flux de bits à intercepter
• Reconfigurer la logique basée sur la SRAM en millisecondes
• SRAM et mémoire non volatile programmable par le port JTAG
• Prend en charge la programmation en arrière-plan de la mémoire non volatile
• Mode veille
• Permet une réduction du courant statique jusqu'à 100 fois
• Reconfiguration transFRTM (TFR)
• Mise à jour de la logique interne pendant le fonctionnement du système
• Densité d'entrée/sortie logique élevée
• 256 à 2280 LUT4
• 73 à 271 I/O avec de vastes options de paquetage
• Migration de la densité soutenue
• Emballages exempts de plomb et conformes à la directive RoHS
• Mémoire intégrée et distribuée
• jusqu'à 27,6 Kbits de mémoire vive sysMEMTM en bloc intégré
• jusqu'à 7,7 Kbits de RAM distribuée
• Logique de commande FIFO dédiée
• Puffer d'entrée/sortie flexible
• Le tampon sysIOTM programmable prend en charge un large éventail d'interfaces:
¢ • LVCMOS 3.3/2.5/1.8/1.5/1.2
¥ • LVTTL
¢ • PCI
Les systèmes de détection de l'émission de CO2 doivent être équipés d'un système de détection de l'émission de CO2 à l'échelle de l'émission.
• les PLL sysCLOCKTM
• Jusqu'à deux PLL analogiques par appareil
• Multiplication, division et changement de phase
• Assistance au niveau du système
• Scanner de limite selon la norme IEEE 1149.1
• Oscillateur intégré
• Les appareils fonctionnent avec une alimentation de 3,3 V, 2,5 V, 1,8 V ou 1,2 V
• programmation interne conforme à l'IEEE 1532
Des descriptions deLCMXO256C à 3TN100C
Le MachXO est optimisé pour répondre aux exigences des applications traditionnellement traitées par les CPLD et à faible
Ces dispositifs sont conçus pour être utilisés par les utilisateurs pour la gestion de la capacité des FPGAs: logique de colle, pontage de bus, interface de bus, contrôle de mise sous tension et logique de contrôle.
réunir les meilleures caractéristiques des dispositifs CPLD et FPGA sur une seule puce.
Classifications environnementales et d'exportationLCMXO256C à 3TN100C
Attribut | Définition |
Statut de la réglementation RoHS | Conforme à la norme ROHS3 |
Niveau de sensibilité à l'humidité (MSL) | 3 (168 heures) |
Statut REACH | REACH Non affecté |
Nom de la banque | EAR99 |
HTSUS | 8542.39.0001 |